https://outofsrvc.github.io/ar/tags/opcodes/Recent content in Opcodes on P01NTHugoarTue, 25 Aug 2026 11:00:00 +0300https://outofsrvc.github.io/ar/arch/comp-arch-0x2/Tue, 25 Aug 2026 11:00:00 +0300https://outofsrvc.github.io/ar/arch/comp-arch-0x2/<p>بسم الله الرحمن الرحيم.</p> <p>بعد أن أخذنا نظرة عامة عن هيكلية الحاسوب في <a href="../comp-arch-0x0/">المقال الأول</a>، وتعمقنا في فهم العمليات التي تجري داخل المعالج في <a href="../comp-arch-0x1/">المقال الثاني</a>، سنتعرف اليوم على الأساس النظري الذي يربط التعليمات الثنائية بالعمليات التي ينفذها المعالج. هذا المقال هو أيضاً مقدمة عملية للغة Assembly؛ إذ يشرح بنية الكود الخاص بها. وهذه المواضيع التي سنغطيها:</p> <h2 id="بنية-مجموعة-التعليمات-instruction-set-architecture">بنية مجموعة التعليمات (Instruction Set Architecture)</h2> <p>بنية مجموعة التعليمات (<strong>ISA</strong>) هي الأساس النظري الذي يربط بين الـ Machine Code والتعليمات التي ينفذها الـ CPU:</p>